Huvitav

Piiriskaneerimise, JTAG-i, testi testimine

Piiriskaneerimise, JTAG-i, testi testimine

Piiriskaneerimine või nagu seda nimetatakse ka JTAG-ks, on võimas testimistehnoloogia, mida saab kasutada tänapäevaste väga keerukate ja kompaktsete trükkplaatide komplektide testimiseks. Piiriskaneerimine pakub ülitõhusat viisi skeemide testimiseks, kui juurdepääs pole muude testimistehnoloogiate abil võimalik või mugav. Leitakse, et selliste tehnikate jaoks nagu sisselülituse test ja funktsionaalne ATE vajalik juurdepääs ei ole sageli piisav, et võimaldada kogu vooluahela rahuldavat katsetamist. Kuid JTAG-i piiride skaneerimine suudab pakkuda paljude ahelate terviklikku katsetamist tingimusel, et vooluahel on kavandatud võimaldama JTAG-i, piiride skaneerimise tehnikaid.

JTAG, piiriskaneerimine on määratletud standardis IEEE 1149.1, mis kirjeldab neljajuhtmelist jadaliidest (võib kasutada viiendat kaablit, kuid see ei ole kohustuslik) trükkplaatide ja integreeritud vooluahelate testimiseks, kui juurdepääs on piiratud. Seda kasutatakse laialdaselt VLSI kiipidel nagu mikroprotsessorid, DSP kiibid, FPGA ja muud sarnased. Nendel integraallülitustel on koos olekumasinaga ühendatud piiride skaneerimise nihkeregistrid, mis võimaldavad testimist sooritada, ilma et oleks vaja füüsiliselt juurde pääseda igale plaadi või seadme sõlmele. Nii on piiride skaneerimine ideaalne testimistehnoloogia paljude tänapäevaste testistsenaariumite jaoks.

JTAG-i, piiride skaneerimise testitehnikat kasutava vooluahela kujundamisel on mõned üksused kohustuslikud, teised muudavad testimise tõhusamaks või hõlpsamini mahutatavaks. Võimalikult paljude tehnikate lisamine kavandamisse võimaldab aga teha parima testi ja leida kõige rohkem probleeme kas toote väljatöötamise etapis või tootmise või välikatse käigus.

JTAG-i komponentide valik, piiride skaneerimine

Igas disainis võib komponentide valikul olla oluline mõju toote üldisele kontseptsioonile. See kehtib ka siis, kui kaalute piirskaneerimise / JTAG-i tehnikate kasutamist trükkplaadi testimisel. On oluline, et komponendid, mis kuuluvad vooluringi, mida testitakse piiride skaneerimise abil, valitakse selle metoodika abil testimiseks.

  • Valige piiri skannimisega ühilduvad seadmed Üks peamisi kaalutlusi mis tahes vooluahela kujundamisel on valida peamised komponendid, mida kasutatakse. Kui on ette nähtud piiride skaneerimise test, on vaja tagada, et põhikomponendid vastavad standardile IEEE 1149.1. Tänapäeval on enamik VLSI integreeritud vooluahelatest ühilduvad 1149.1, kuid mõned väiksemad kiibid ei pruugi seda olla või võib JTAG-i lisamine olla vabatahtlik. Kui mõni võimalus on olemas, veenduge, et oleks lisatud piiriskaneerimisega versioon.
  • Vältige kahefunktsiooniliste ühendustega komponente Võimaluse korral vältige integreeritud vooluringide kasutamist, kui JTAG-kontaktidele on määratud kaks funktsionaalsust.
  • Veenduge, et kõik seadmed toetaksid nõutavaid IEEE 1149.1 juhiseid Isegi kui on valitud piiriskaneerimisega ühilduvad seadmed, on vaja tagada, et need toetaksid nõutavaid käske. Tavaliselt on vaja tagada, et proovid / eellaadimine, EXTEST ja BYPASS oleksid kõik rahuldavad. Need on kohustuslikud, nii et kõik IEEE 1149.1 seadmed peaksid neid toetama. Siiski on mõistlik valida ka seadmed, mis toetavad HIGHZ ja IDCODE juhiseid.

JTAG-i vooluringi kujundus, piiride skaneerimine

Kui vajalikud komponendid on valitud, on vaja tagada, et vooluringi ülesehitus võimaldaks hõlpsat testimist ja maksimaalset juurdepääsu piiriskaneerimise / JTAG-i kasutamisel. IEEE 1149.1 maksimaalse kasutamise tagamiseks on saadaval mitmeid meetodeid.

  • JTAG-signaalide õige ühendamine Piiriskaneerimise testi korrektse toimimise tagamiseks on vaja ühendada testipääsupordi (TAP) signaalid (TCK, TMS ja TRST olemasolu korral) paralleelselt kõigi IEEE 1149.1 ühilduvate seadmetega. Seejärel kasutatakse TDI-d ja TDO-d, et moodustada seadmete ümber järjestikune karikakett, mis võimaldab seeriandmeid edastada ühelt kiibilt teisele. Andmed saadetakse esimese kiibi TDI-sse ja seejärel ühendatakse esimese kiibi TDO järgmise ja nii edasi TDI-ga. Lõpuks võetakse andmed karikakarde viimase IC TDO-st.
  • Jaotuskontuur vastavalt komponentide tootjatele Sageli on vaja eraldada erinevate tootjate FPGA-d või cPLD-d, kuna need kasutavad erinevaid seadistustööriistu. Pidades silmas erinevat toimingut, on mõnel juhul piiriskaneerimise ahelaid lihtsam jaotada, nii et üksikute tootjate tööriistad saaksid vastavate seadmetega suhelda.

JTAG-pistik

Üks oluline aspekt, mis on seotud igasuguse elektroonikatestiga ja hõlmab ka JTAG-i, on piiride skaneerimine testjuurdepääs. See on ilmselgelt oluline komponentide valimise ja vooluahela õige kujundamise osas. Kuid füüsiline juurdepääs on sama oluline. Ahelate lihtsa testimise tagamiseks on paljudel plaatidel spetsiaalselt testimiseks JTAG-pistik. See JTAG-pistik võib olla väga odav kuluartikkel, kuna seda tuleb kasutada ainult toote tootmise ja testimise etapis. Hea usaldusväärne juurdepääs testidele on siiski väga oluline. JTAG-pistik võib säästa aega, eriti kui see tagab väga usaldusväärse jõudluse, kus teised meetodid ei pruugi nii usaldusväärsed olla. Kehv töökindlus võib põhjustada paljude kaotatud aja rikete leidmise probleeme, mis on seotud ainult testimisjuurdepääsuga. Seda ja testide teostamise lihtsust silmas pidades võib JTAG-pistik olla plaadile tasuv lisandus paljudel juhtudel. Seepärast tuleks JTAG-pistikut pidada toote kujundamise varases etapis üheks disainilahenduseks.

See ei ole ammendav kokkuvõte kõigist ettevaatusabinõudest, mida tuleb võtta JTAG-i piiriskaneerimist kasutava trükkplaadi kujundamisel. Kuid see annab kasuliku juhendi mõnele kasutatavale põhitõele.


Vaata videot: Tessent test coverage debug 1 (September 2021).